AMD lanzará su APU MI400 en 2026, diseñado para mejorar la inteligencia artificial (IA), el aprendizaje automático y las cargas de trabajo de computación de alto rendimiento (HPC). Este nuevo chip se basa en una arquitectura modular que utiliza “chiplets”, lo que significa que será más eficiente en términos de potencia y escalabilidad.
El MI400 contará con dos “Active Interposer Dies” (AIDs), cada uno con cuatro “Accelerated Compute Dies” (XCDs), sumando un total de ocho XCDs. Esto es el doble de la cantidad de XCDs en el modelo anterior, el MI300. Al tener más núcleos de computación en menos interposiciones, AMD busca reducir la latencia y mejorar la eficiencia, algo fundamental para la IA y HPC.
Una novedad interesante del MI400 es el “Multimedia IO Die” (MID), que se encargará de gestionar tareas multimedia, permitiendo que los XCDs se concentren en el procesamiento. Se espera que el MI400 soporte hasta dos MIDs, uno por cada AID. Esto podría significar que AMD integrará tecnología de FPGA de Xilinx en su línea de aceleradores, lo que fue anunciado en 2022.
Aunque AMD no ha compartido imágenes o especificaciones oficiales del MI400, se anticipa que más detalles se revelen pronto, especialmente con el lanzamiento del MI350, que se espera para este año.
